Q：AI 的 GPU 封裝主流技術路线？

A：對於的 AI 就是 HPC，HPC 是 highperformancecomputing，這種高性能計算封裝 CoWoS 有兩條。第一組會用到 HBM，比如 Nvidia 爲主的這一派會用到 HBM， 以 MD 爲主也會用到 CoWoS。還有一組不用 CoWoS，類似 HBM 寫成直接焊在的subject 上面，類似 Intel 的技術，但目前應用範圍不太大。接下來在 CoWoS 技術上延伸，有 CoWoS-S、CoWoS-R、CoWoS-L 三種 CoWoS 技術。再接下來涉及 3D 封裝，但是 3D 目前只應用在 HBM，顯存上面有相應的應用，但是對於大功耗的還沒有見到，可能AMD 宣傳上面有說3D 的功能，但3D 封裝不是純粹的完全Stack。

Q：哪種工藝最難？

A：最難的肯定是 TSV。TSV 要在硅裏面打孔，打孔技術在於打孔的規格、數量， 單位面積要打多少數量的孔，孔徑、孔深、良率，孔太小了而且又是在硅片上面打，硅是很脆的，在這種情況下有多少孔是有效的。如果在單位面積下因爲线路越來越復雜，打孔數量會越來越多，爲了打盡量多的孔，孔徑要小，孔徑越小越難打，對激光的控制比較難。極限能打到多少孔，打孔之後對於整個硅片的強度、可靠性也有要求。

Q：TSV 除打孔工藝外設備難嗎？

A：難度主要是工藝上的難度，跟設備沒什么關系，生產主要靠良率。Q：CPU 會出現類似高度集成的封裝嗎？

A：也有可能。GPU 出現集成封裝的原因是 GPU 的運算屬於大數據運算，雖然不像 CPU 可以執行復雜的邏輯運算，但是它的數據量是非常巨大的，也就是必須要進行數據儲存，內存相當於數據的暫存場所，除了緩存以外就是內存，把數據放到內存再取回來，速度越來越快，中間的信號損失，要求就越來越嚴格。封裝可以把距離縮短，就在帶的旁邊，距離就非常的短，雖然頻率不會很高，帶寬寬， 因爲它的位數很多、距離很短，所以信號的損耗很小。所以在項目情況下數據的量就會很大，質量又比較高，不會有丟包的情況出現。CPU 的算力在大數據下並不擅長，CPU 屬於邏輯運算，屬於建模或者資源調度。大數據還是 GPU，如果未來建模、分析模型或者解碼編碼數據量已經達到非常大的情況下，需要用到大內存，需要內存的速度或者量放在外面已經無法滿足需求，會考慮把它往芯片裏面集成。取決於 CPU 以後處理的數據量趨勢，如果數據量處於越來越往上走必然會把 memory 給收進來。

Q：台積電等成熟廠商擴產面臨最大的問題？

A：制約產能的因素有很多。比如人力、電力，主要是外部條件，還有非科技的因素，像設備、先進的光刻機產能。

Q：國內廠商能按照相同方式復刻 CoWoS 的封裝嗎？

A：可以，有設備、人力和技術也可以做，但專利技術保護肯定是會有的。Q：國內廠商不能做 HBM 主要卡在 TSV 嗎？

A：主要在封裝技術，雖然都知道 HBM 是這樣子做，但是台積電做出來的東西良率高，而且在價格其他方面平攤下來較好。

Q：interposer 是一層硅，目前用比較多的是硅轉接板，除了和 interposer 打 TSV 之外，它本身還要連接各個芯片，比如連接GPU、連接 HBM 之間的通信。本身除了要進行 TSV 打孔之外，還有什么操作？

A：打孔是爲了把上面和下面之間相連，中間還有走线。在 interposer 上面不光只擺了代碼，還擺很多個帶，帶與帶之間 C2C 的連接都是通過 interposer 來完成。所以 interposer 上面也會有走线，它不是只有兩層，與 TSV、package 基板是一樣的，也有很多層，上面有走线，材料不一樣而已引起了所有的工藝都不一樣。

Q：走线是由什么工藝去完成？

A：普通的蝕刻法，走 HBM 线在基板上面走线寬度走 10 微米左右，但是在interposer 上面可能走 1 微米，所以說它线寬變化是很巨大的，用普通的蝕刻很難做到，可能不是會用光刻機，光刻可能就太細了。如果只掌握 TSV 和 bumping 的話，其實是可以去完成 HBM 這套工序，但是要完成 CoWoS 的工藝除了在 TSV 之外，還要在隱藏 interposer 這一層很清楚才能夠完成，CoWoS 封裝這一塊要求走线，需要比較多的工藝去完成。在 CoWoS 方案裏面的大概率不需要光刻的， 光刻的作用是爲了摻雜，可以下來再查一下。

Q：HBM 和 GPU 合並在一起的路线以後會不會拓展？這種方案擠佔掉大部分

DDR5 場景？

A：它的應用場景需要考慮成本、有沒有必要用到 HBM，因爲比較貴。主要性能很好，但是目前主要就是成本貴，如果降本還是有比較大的可能性去擠佔 DDR5 的市場空間。

Q：Interposer 國內有企業做嗎？

A：國內還是有在做的。壁壘關鍵看做成什么樣子，目前技術距離台積電較遠。做到頂級的像 A100 這種還不行。

Q：封裝材料是否特殊？

A：封裝材料就不一樣，比如基板表面處理材料、介質層材料、填膠，所謂填充物孔比較大才填充，孔比較小就全部用金屬焊死了，像鐵柱，銅柱、鋁柱一樣可能就不存在填充的問題。這些材料因爲它有層與層之間剝離力的問題，在進行壓

合或者進行安裝的時候會不會有層間距、層間剝離或裂开的問題，所以材料還是比較關鍵。

Q：目前國內有涉及到封裝材料的公司嗎？

A：目前基本上都是用日本的材料，國內的材料不太清楚。像基板這些都是用的ABF 的材料，用 BT 的材料都很少，更不用說國內其他的材料。

Q：目前封裝的景氣度如何？往後大的拐點？

A：目前至少從人工智能的角度芯片很缺，排隊已經排到後年，所以封裝尤其是高端封裝需求量還是比較大。整體包括普通的景氣度很難講，因爲高端的需求很大，但低端的不一定。像賣顯卡、3C 產品最近時間好像又有點下降，加起來一漲一跌不好評估整體封裝景氣度。

Q：國內廠商能按照相同方式復刻 CoWoS 的封裝嗎？

A：可以，有設備、人力和技術也可以做，但專利技術保護肯定是會有的。Q：未來封裝技術可能會更高？

A：對，是這樣的，因爲以後速率越來越高、功耗越來越大，封裝影響對於信號、對於芯片的可靠性的影響會越來越大，肯定以後扮演的角色也會越來越重要。

Q：目前高端技術國內公司的競爭怎么樣？

A：國內可能還有差距，至少到目前爲止還沒看到國內哪家做的比較好。目前高端的有台積電、三星，其他的沒什么。中端的不是很清楚，也用不上，performance 沒有高的也不會用到這種技術。

Q：未來即使封裝扮演更高的角色國內廠商也可能分享不到紅利？

A：這要看國內廠商的努力程度，以後中美的科技战結束之後，中國的更多技術得到投資，中國的技術發展得很快，也有可能比台積電更好，只不過就看時間。

Q：之前有傳聞台積電 CoWoS 產能溢出，有一部分交給聯電和 Amkor，也有說聯電、Amkor 和三星一起做，目前產能溢出之後整個模式中聯電到底起了什么樣的角色？

A：聯電就是搞低端的，對英偉達來說是對良率比較看重，以前在安培那一代的時候其實是給了三星很大單，但是三星的良率很低，所以最後剩下的A100 就轉給了台積電，最後把 H100 整個都給台積電。這樣看至少從英偉達這邊還是依賴台積電。

Q：聯電還是要看良率？

A：對，做這些東西都是看良率。比如三星做 4 納米或者 5 納米技術其實也有， 只不過可能良率比如 80%，但是台積電可以做到 90%多。

Q：台積電是否隱含着提價的可能？ A：是的，也有可能壟斷。

Q：封裝廠後續可能被晶圓廠吸收嗎？

A：晶圓廠強項是在晶圓這塊，如 RDL、CoWoS。封裝廠的強項是基板、植球。兩個業務不相關，沒必要吸收。

Q：蘋果用四個小的顆粒封裝 16 個 G，是否可以認爲蘋果使用了堆疊類辦法把多個 DDR5 堆疊在一起？

A：需要拆，把它拆开看就知道。

Q：目前手機 16G 或者是 24G 內存的方案有做堆疊嗎？

A：手機不一樣，是 pop 比如 package，首先要看所謂的堆疊是什么？是帶與帶之間的堆疊還是還是 package 與 package 之間的堆疊。

Q ： 手機上面的 package 如果能封裝 24G 字節的 DDR5 的帶也可能是

packageonpackage 嗎？

A：目前 3D 封裝都只有 HBM 它的 memory 是這樣子做的。DDR5 帶的樣子是很長條的樣子，大概率不是 HBM 那樣子疊起來，但是目前無法想象需要看實際的拆解才知道。按照 DDR5 的標准每個帶是 64GB，不知道有沒有更高的密度，按照年初的標准每個代最多是 64GB，如果架構沒有改變，但是容量變大了，那只能是堆疊了。架構很難有變化，除了 HBM 蘋果的方案有可能也是。但截止目前還只是推斷，最好還是再進一步驗證。

Q：偏後端的封裝英偉達可以給國內的工作廠做嗎？

A：可以，偏後端一點是可以交給國內的工作廠去做的。目前封裝廠可能是在國內做，但沒有找國內的廠商做，廠商本身是境外的。

Q：國內先進封裝廠商收益會有多大的提升空間？

A：可能也只能國內的公司下訂單，至少目前來說像 MD、VD 不會下訂單。

Q：台積電目前主導 inform 的路线替代 CoWoS 上面硅中介層嗎？

A：其實它是 info 過來的，但不是 info，info 其實就是沒有 subject，沒有載板， 是 CoWoS-L，目前使用最多的是 CoWoS-S，是最基本款。後面把 interposer 換成其他的有機材料即 CoWoS-L。目前已經有些產品在用到，AI 的高端產品。

Q：HBM 封測有沒有特殊的原材料？

A：封測是物理封測，材料方面不太清楚。$通富微電(SZ002156)$$長電科技(SH600584)$

本文作者可以追加內容哦 !